<div dir="ltr">Updates!<br><br>Let's review last week's "Plan for the Week"<br><br>Where did we end up on 8 April? <br><br>For P4DX over the air?<br><br>Good news - a proof of concept for the DVB-S2 encoder is working. A major component of the FPGA design for the downlink has been validated.<br><br>Here is the video recording of the weekly FPGA meeting:<br><br><a href="https://youtu.be/UqiPdq3gRmE">https://youtu.be/UqiPdq3gRmE</a><br><br>For MATLAB HDL Coder of M17 protocol?<br><br>We have MATLAB code that has been converted to VHDL. A bitstream is successfully created by the MATLAB toolbox.<br><br>Programming the FPGA for FPGA-in-the-loop is the current roadblock. The exact same bitstream can be manually programmed into the zcu106 development board using Vivdao's hardware manager, but HDL Coder returns an error.<br><br>The M17 script for MATLAB has been reviewed, and the spectrum is not as expected. We believe it needs a bit more work before it can be tried with HDL Coder.<div><div><div dir="ltr" class="gmail_signature" data-smartmail="gmail_signature"><div dir="ltr"><div><div dir="ltr"><div><div dir="ltr"><div dir="ltr"><br>-Michelle Thompson<br><br><div dir="ltr"><br></div></div></div></div></div></div></div></div></div></div></div>