<div dir="ltr">Working on getting the polyphase channelizer from Theseus Cores up and running in RFNoC. This is critical for payload and Groundsat. <br><br>Plenty of things to figure out along the way. I've been keeping track of all the steps in a set of notes. Those notes are attached. <br><br>Here is the current sticking point. Today I attempted to build the dsp-utils example with uhd_image_builder. <br><br>This is a set of blocks in parallel to the channelizer. It's the example that comes with the repository, so seemed like a good thing to try and do. <br><div><br></div><div>However, the dsp-utils build example failed. Error message below. <br><br></div><div>What am I doing wrong? Any ideas for when I start back up tomorrow on this? <br><br></div><div>Looking forward, it looks like there's at least one to-do for the channelizer:<br>"TODO: implement generate options to reduce/increase resource usage based on desired channelizer size" I'm sure there's plenty more to do.<br><br>When we get up to speed on the logistics of getting blocks in and out of the prototyping hardware, then we can start putting it on the air and contributing improvements. <br></div><div><br></div><div>More soon!</div><div>-mdt<br></div><div><br><br>[00:18:58] Executing Tcl: opt_design -directive NoBramPowerOpt<br>[00:18:58] Starting Logic Optimization Command<br>[00:18:58] Current task: Logic Optimization +++ Current Phase: Starting<br>[00:18:58] Current task: Logic Optimization +++ Current Phase: Finished<br>[00:18:58] Starting DRC Task<br>ERROR: [DRC MDRV-1] Multiple Driver Nets: Net bus_clk_gen/inst/CLK_OUT4 has multiple drivers: radio_clk_gen/inst/clkout1_buf/O, and bus_clk_gen/inst/clkout4_buf/O.<br>ERROR: [DRC MDRV-1] Multiple Driver Nets: Net radio_reset_sync/reset_double_sync/synchronizer_false_path/value[9]_9 has multiple drivers: ce_reset_sync/reset_double_sync/synchronizer_false_path/stages[9].value_reg[9][0]/Q, and radio_reset_sync/reset_double_sync/synchronizer_false_path/stages[9].value_reg[9][0]/Q.<br>ERROR: [Vivado_Tcl 4-78] Error(s) found during DRC. Opt_design not run.<br>ERROR: [Common 17-39] 'opt_design' failed due to earlier errors.<br>[00:19:04] Current task: DRC +++ Current Phase: Starting<br>[00:19:04] Current task: DRC +++ Current Phase: Finished<br>[00:19:04] Process terminated. Status: Failure<br><br>========================================================<br>Warnings:           1352<br>Critical Warnings:  39<br>Errors:             4<br><br>Makefile.x300.inc:106: recipe for target 'bin' failed<br>make[1]: *** [bin] Error 1<br>make[1]: Leaving directory '/home/abraxas3d/rfnoc/src/uhd-fpga/usrp3/top/x300'<br>Makefile:112: recipe for target 'X310_RFNOC_HG' failed<br>make: *** [X310_RFNOC_HG] Error 2<br></div><br clear="all"><div><div><div><div><div dir="ltr" class="gmail_signature" data-smartmail="gmail_signature"><div dir="ltr"><div><div dir="ltr"><div><div dir="ltr"><div dir="ltr"><br><br><br></div></div></div></div></div></div></div></div></div></div></div></div>