<div dir="ltr">And this is an IP core for a particular foundary's SOI process, not an independent device.</div><div class="gmail_extra"><br><div class="gmail_quote">On Wed, Jul 11, 2018 at 11:07 AM, Bruce Perens <span dir="ltr"><<a href="mailto:bruce@perens.com" target="_blank">bruce@perens.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div dir="ltr">REM has the Open Source RISC-V CPU architecture, apparently their own proprietary version, in silicon-on-insulator. They are vending it as radically low power with robust timing independent of clock frequency, not as a rad-hard device. <a href="http://remicro.com/risc-v-ip" target="_blank">http://remicro.com/<wbr>risc-v-ip</a><span class="HOEnZb"><font color="#888888"><br clear="all"><div><br></div>-- <br><div class="m_-4570662316883221882gmail_signature"><div dir="ltr"><div><div dir="ltr"><div><div dir="ltr">Bruce Perens K6BP - CEO, Legal Engineering<br>Standards committee chair, license review committee member, co-founder, Open Source Initiative<div>President, Open Research Institute; Board Member, Fashion Freedom Initiative.<br></div></div></div></div></div></div></div>
</font></span></div>
</blockquote></div><br><br clear="all"><div><br></div>-- <br><div class="gmail_signature" data-smartmail="gmail_signature"><div dir="ltr"><div><div dir="ltr"><div><div dir="ltr">Bruce Perens K6BP - CEO, Legal Engineering<br>Standards committee chair, license review committee member, co-founder, Open Source Initiative<div>President, Open Research Institute; Board Member, Fashion Freedom Initiative.<br></div></div></div></div></div></div></div>
</div>